SALPHOENIX®1A 系列 FPGA
MIPI DPHY-RX 用户手册

上海安路信息科技股份有限公司

UG_921（v1.0）2023 年 2 月

Preliminary

目 录

目 录 1

1 SALPHOENIX®1A 系列 FPGA MIPI DPHY-RX 概述 1

1.1 MIPI IO 模块功能特性 1

1.2 MIPI DPHY-RX 模块功能描述 1

2 MIPI DPHY-RX 模块工作模式 4

2.1 MIPI DPHY-RX 功能框图 4

2.2 LP 接收与发送实现 5

2.3 HS 接收实现 5

2.4 MIPI 模式功能端口 7

3 MIPI DPHY-RX 模块的硬件参数 12

3.1 HS_RX 接收均衡 12

3.2 HS_RX 接收匹配电阻 12

3.3 DESKEW 13

3.4 其它硬件参数 14

4 版本信息 15

免责声明 15

Preliminary

1 SALPHOENIX®1A 系列 FPGA MIPI DPHY-RX 概述

SALPHOENIX® 1A（以下简称 PH1A）系列器件中，PH1A90SGB484 集成了 2 组 MIPI DPHY-RX，每组 MIPI DPHY-RX 最大支持 4 Lane 输入，可配置为独立的 MIPI 从设备使用。

1.1 MIPI IO 模块功能特性

MIPI DPHY-RX 模块具有如下性能特征：

- MIPI 模式下，数据通道 Lane0 支持 Low Power（以下简称 LP）数据收发
- MIPI 模式下，数据通道 Lane1/2/3 和 Clk Lane 支持 LP 数据接收
- MIPI 模式下，所有数据通道支持 High Speed（以下简称 HS）数据接收
- 可选的数据缓冲 FIFO，单 Lane 支持 8 位、16 位数据的输出，bypass FIFO 支持 8 位数据输出
- 2 组 MIPI DPHY-RX，每组最大支持 1 Clk Lane + 4 data Lane 模式
- 最大支持 3dB 的 High Speed 接收均衡
- 支持动态 skew 调节
- MIPI DPHY-RX IO 不支持热插拔

1.2 MIPI DPHY-RX 模块功能描述

PH1A 系列 FPGA 的 MIPI DPHY-RX 模块，是一种包含了 LP_TX、LP_RX、HS_RX、LP_CD 在内的混合结构物理层，单对信号线的结构示意框图如下所示。

Preliminary



图 1-1 MIPI DPHY-RX 模块简化功能框图

PH1A 系列 FPGA 的 MIPI DPHY-RX 模块的基础功能单元有：

1） LP_TX

用于 MIPI 模式的 LP 数据发送。MIPI DPHY-RX 模块中，只有 Data Lane0 集成了 LP_TX 功能单元，使用时，通道 0 线序不能和其它通道交换。

2） LP_RX

用于 MIPI 模式的 LP 数据接收。

3） LP_CD

用于 MIPI 模式的连接检测（Connection Detection）。

4） HS_RX

用于 MIPI 模式的 HS 数据接收。

HS_RX 单元，内部集成了可动态使能与调节的差分匹配电阻，用户可以选择使用内部电阻或外接匹配电阻。HS_RX 单元可同时实现 Data Lane 的 1：8 串并转换。

5） FIFO

每个 Data Lane 后面都有一个深度为 32 的 FIFO 可选择使用，写端口固定与数据通道的并行输出相连，支持 8 进 8 出或 8 进 16 出，可以用于 Fabric 与 MIPI DPHY-RX 模块的时钟域分离，也可以用于拓展数据位宽，降低相同数据率下的时钟频率。

bypass FIFO 只支持 8 进 8 出模式。

Preliminary

每组 MIPI DPHY-RX 模块由一对时钟线（Clk Lane）和四对数据线（Data Lane0、Data Lane1、Data Lane2、Data Lane3）组成。其中只有 Data Lane0 集成了 LP_RX 模块，支持 Low Power 的双向通信，其他通道无论处于哪种工作模式，都只能支持单向（接收方向）数据通信。

Preliminary

2 MIPI DPHY-RX 模块工作模式

2.1 MIPI DPHY-RX 功能框图

MIPI 模式下，LP_RX 单元、HS_RX 单元与 Data Lane 0 额外的 LP_TX 单元，共同组成了 MIPI SLAVE 功能。此时的 MIPI DPHY-RX 模块使用情况如下图所示，红线表示 MIPI LP 的数据通路，蓝线表示 MIPI HS 的数据通路，每种功能单元都有其独立的使能控制信号，只要按照 MIPI DPHY-RX 协议，分时控制功能单元的使能，就可以完成 MIPI LP 与 HS 不同电平标准下的数据传输。



图 2-1 MIPI 模式使用的 MIPI DPHY-RX 模块功能单元

HS_RX 单元在接收使能、接收匹配电阻使能与复位释放后（复位信号不早于接收使能与接收匹配电阻使能），会产生稳定的 8 位并行数据输出，可以直接供给 Fabric 的用户逻辑使用。同时在 HS_RX 单元后面，有一个可选的 32byte 深度 FIFO，FIFO 的数据写端口与 HS_RX 的输出端口固定连接，用户可以使能 FIFO 进行 8:16 的读位宽拓展或其它异步操作。

2.2 LP 接收与发送实现

MIPI 模式下，Low Powe 数据的接收和发送，分别由 LP_RX 和 LP_TX 功能单元（Lane0 only）实现。与 HS_RX 单元的供电来源（V_{CCDPHY}）不同，LP_TX 与 LP_RX 单元需要的 1.2V 工作电压由内部 LDO 提供，在满足 MIPI DPHY-RX 协议要求的同时，还需注意额外的外供电源要求，详见《DS900_PH1A_Datasheet》。MIPI DPHY-RX LP 结构框图如下所示。



图 2-2 MIPI Low Power 数据收发实现框图

2.3 HS 接收实现

MIPI 模式下，HS 的数据接收只涉及每对 Lane 的 HS_RX 单元，数据采样的串并行时钟源于 MIPI DPHY-RX 的随路时钟及其经过 CLKDIV 分频后的时钟。Clk Lane 与 Data Lane 支持动态 skew 调节，其数据接收过程如下图所示。



图 2-3 MIPI High Speed 数据接收实现框图

Preliminary

当 sgcc_lvds_mode=0 时，Clk Lane 在接收到时钟信号输入后，经过 CLKDIV 模块对 MIPI 的随路时钟进行 2 分频和 4 分频。随路时钟和分频后的时钟可以分别作为 Data Lane 的采样时钟和串并转换时钟，最终实现 1：8 的数据位宽转换；同时输出 Clk Lane 的 4 分频时钟，作为 Date Lane 的 8 位并行数据同步时钟，将 8 位的并行数据和 4 分频时钟分别写入对应 FIFO。

当 FIFO 选择 8 位输出模式时，送出 4 分频时钟给 Fabric 处理使用；当 FIFO 选择 16 位输出模式时，送出 8 分频时钟给 Fabric 处理使用；当 FIFO 选择 bypass 模式时，只能输出 8 位数据，送出 4 分频时钟给 Fabric 处理使用。

当 sgcc_lvds_mode=1 时，Clk Lane 接收到时钟信号输入后不再直接用作采样时钟，而是经 IOCLK 送入内部 GPLL，经过倍频以后，再经 IOCLK 引入 MIPI DPHY-RX 对 Data Lane 进行数据采样。后续时钟分频、串并转换以及 FIFO 操作与上文一致。

Preliminary

2.4 MIPI 模式功能端口

MIPI DPHY-RX 模块在 MIPI 模式下，端口功能描述如下。

表 2-1 MIPI 模式下 MIPI DPHY-RX 模块的信号列表

名称	方向	位宽	功能描述
mipi_pd	input	1	MIPI DPHY-RX 模块关电控制 高电平关电，低电平加电。
hsrx_clk_detect	output	1	Clk Lane 接收到时钟的标志，高电平有效。
sgcc_lvds_mode	input	1	Data Lane 采样时钟选择 低电平时，data lane 的采样时钟为随路时钟；高电平时，data lane 的采样时钟为经 IOCLK 送来的内部时钟
hsrx_byteclk_to_fabric	output	1	MIPI DPHY-RX 模块输出的随路时钟分频时钟（BYTE 时钟）
lvds_clk_to_gpll	output	1	MIPI DPHY-RX 模块输出的随路时钟分频时钟，仅在 sgcc_lvds_mode=1 时有效。hsrx_byteclk_to_fabric 与 lvds_clk_to_gpll 二选一
lvds_clk_from_gpll	input	1	由内部 GPLL 产生的时钟，经 IOCLK 送入 DPHY，仅在 sgcc_lvds_mode=1 时有效。
lprx_ch0_cd_dn	output	1	MIPI 模式，Data Lane 0 连接检测信号 N 端
lprx_ch0_cd_dp	output	1	MIPI 模式，Data Lane 0 连接检测信号 P 端
lprx_ch0_dn	output	1	MIPI 模式，Data Lane 0 Low Power 接收数据 N 端
lprx_ch0_dp	output	1	MIPI 模式，Data Lane 0 Low Power 接收数据 P 端
lprx_ch0_en	input	1	MIPI 模式，Data Lane 0 Low Power 接收使能
lptx_ch0_dn	output	1	MIPI 模式，Data Lane 0 Low Power 发送数据 N 端
lptx_ch0_dp	output	1	MIPI 模式，Data Lane 0 Low Power 发送数据 P 端
lptx_ch0_en	input	1	MIPI 模式，Data Lane 0 Low Power 发送使能，高电平时使能 Data Lane 0 的 LP_TX 模块。
lprx_ch1_cd_dn	output	1	MIPI 模式，Data Lane 1 连接检测信号 N 端
lprx_ch1_cd_dp	output	1	MIPI 模式，Data Lane 1 连接检测信号 P 端
lprx_ch1_dn	output	1	MIPI 模式，Data Lane 1 Low Power 接收数据 N 端
lprx_ch1_dp	output	1	MIPI 模式，Data Lane 1 Low Power 接收数据 P 端
lprx_ch1_en	input	1	MIPI 模式，Data Lane 1 Low Power 接收使能，高电平时使能 Data Lane 1 的 LP_RX 模块。

Preliminary

名称	方向	位宽	功能描述
lprx_ch2_cd_dn	output	1	MIPI 模式，Data Lane 2 连接检测信号 N 端
lprx_ch2_cd_dp	output	1	MIPI 模式，Data Lane 2 连接检测信号 P 端
lprx_ch2_dn	output	1	MIPI 模式，Data Lane 2 Low Power 接收数据 N 端
lprx_ch2_dp	output	1	MIPI 模式，Data Lane 2 Low Power 接收数据 P 端
lprx_ch2_en	input	1	MIPI 模式，Data Lane 2 Low Power 接收使能，高电平时使能 Data Lane 2 的 LP_RX 模块。
lprx_ch3_cd_dn	output	1	MIPI 模式，Data Lane 3 连接检测信号 N 端
lprx_ch3_cd_dp	output	1	MIPI 模式，Data Lane 3 连接检测信号 P 端
lprx_ch3_dn	output	1	MIPI 模式，Data Lane 3 Low Power 接收数据 N 端
lprx_ch3_dp	output	1	MIPI 模式，Data Lane 3 Low Power 接收数据 P 端
lprx_ch3_en	input	1	MIPI 模式，Data Lane 3 Low Power 接收使能，高电平时使能 Data Lane 3 的 LP_RX 模块。
lprx_chc_cd_dn	output	1	MIPI 模式，Clk Lane 连接检测信号 N 端
lprx_chc_cd_dp	output	1	MIPI 模式，Clk Lane 连接检测信号 P 端
lprx_chc_dn	output	1	MIPI 模式，Clk Lane Low Power 接收数据 N 端
lprx_chc_dp	output	1	MIPI 模式，Clk Lane Low Power 接收数据 P 端
lprx_chc_en	input	1	MIPI 模式，Clk Lane Low Power 接收使能，高电平时使能 Clk Lane 的 LP_RX 模块。
hsrx_ch0_rstn	input	1	MIPI 模式，Data Lane 0 High Speed 接收复位，低电平时对 Data Lane 0 的 HS_RX 模块进行复位。在 HS_RX 模块使用前，应先拉高 hsrx_ch0_en 和 rterm_ch0_en 再通过该信号对模块进行复位。
hsrx_ch0_en	input	1	MIPI 模式，Data Lane 0 High Speed 接收使能，高电平有效。
rterm_ch0_en	input	1	MIPI 模式，Data Lane 0 接收匹配电阻使能，高电平有效。
hsrx_ch1_rstn	input	1	MIPI 模式，Data Lane 1 High Speed 接收复位，在 HS_RX 模块使用前，应先拉高 hsrx_ch1_en 和 rterm_ch1_en 再通过该信号对模块进行复位。
hsrx_ch1_en	input	1	MIPI 模式，Data Lane 1 High Speed 接收使能，高电平有效。
rterm_ch1_en	input	1	MIPI 模式，Data Lane 1 接收匹配电阻使能，高电平有效。

Preliminary

名称	方向	位宽	功能描述
hsrx_ch2_rstn	input	1	MIPI 模式，Data Lane 2 High Speed 接收复位，在 HS_RX 模块使用前，应先拉高 hsrx_ch2_en 和 rterm_ch2_en 再通过该信号对模块进行复位。
hsrx_ch2_en	input	1	MIPI 模式，Data Lane 2 High Speed 接收使能，高电平有效。
rterm_ch2_en	input	1	MIPI 模式，Data Lane 2 接收匹配电阻使能，高电平有效。
hsrx_ch3_rstn	input	1	MIPI 模式，Data Lane 3 High Speed 接收复位，在 HS_RX 模块使用前，应先拉高 hsrx_ch3_en 和 rterm_ch3_en 再通过该信号对模块进行复位。
hsrx_ch3_en	input	1	MIPI 模式，Data Lane 3 High Speed 接收使能，高电平有效。
rterm_ch3_en	input	1	MIPI 模式，Data Lane 3 接收匹配电阻使能，高电平有效。
hsrx_chc_rstn	input	1	MIPI 模式，Clk Lane High Speed 接收复位，在 HS_RX 模块使用前，应先拉高 hsrx_chc_en 和 rterm_chc_en 再通过该信号对模块进行复位。
hsrx_chc_en	input	1	MIPI 模式，Clk Lane High Speed 接收使能，高电平有效。
rterm_chc_en	input	1	MIPI 模式，Clk Lane 接收匹配电阻使能，高电平有效。
FIFO			
fifo_ch0_read_1al_empty	output	1	Data Lane 0，FIFO 几乎空标志，高电平有效。
fifo_ch0_read_3al_empty	output	1	Data Lane 0，FIFO 几乎空标志，高电平有效。
fifo_ch0_read_empty	output	1	Data Lane 0，FIFO 空标志，高电平有效。
fifo_ch0_write_full	output	1	Data Lane 0，FIFO 满标志，高电平有效。
fifo_ch0_write_afull	output	1	Data Lane 0，FIFO 几乎满标志，高电平有效。
fifo_ch1_read_1al_empty	output	1	Data Lane 1，FIFO 几乎空标志，高电平有效。
fifo_ch1_read_3al_empty	output	1	Data Lane 1，FIFO 几乎空标志，高电平有效。
fifo_ch1_read_empty	output	1	Data Lane 1，FIFO 空标志，高电平有效。
fifo_ch1_write_full	output	1	Data Lane 1，FIFO 满标志，高电平有效。
fifo_ch1_write_afull	output	1	Data Lane 1，FIFO 几乎满标志，高电平有效。
fifo_ch2_read_1al_empty	output	1	Data Lane 2，FIFO 几乎空标志，高电平有效。
fifo_ch2_read_3al_empty	output	1	Data Lane 2，FIFO 几乎空标志，高电平有效。

Preliminary

名称	方向	位宽	功能描述
fifo_ch2_read_empty	output	1	Data Lane 2，FIFO 空标志，高电平有效。
fifo_ch2_write_full	output	1	Data Lane 2，FIFO 满标志，高电平有效。
fifo_ch2_write_afull	output	1	Data Lane 2，FIFO 几乎满标志，高电平有效。
fifo_ch3_read_1al_empty	output	1	Data Lane 3，FIFO 几乎空标志，高电平有效。
fifo_ch3_read_3al_empty	output	1	Data Lane 3，FIFO 几乎空标志，高电平有效。
fifo_ch3_read_empty	output	1	Data Lane 3，FIFO 空标志，高电平有效。
fifo_ch3_write_full	output	1	Data Lane 3，FIFO 满标志，高电平有效。
fifo_ch3_write_afull	output	1	Data Lane 3，FIFO 几乎满标志，高电平有效。
fifo_ch0_data_low	output	8	FIFO 使能时，Lane 0 FIFO 低 8 位数据输出 FIFO 未使能时，Data Lane 0 8 位并行数据输出
fifo_ch1_data_low	output	8	FIFO 使能时，Lane 1 FIFO 低 8 位数据输出 FIFO 未使能时，Data Lane 1 8 位并行数据输出
fifo_ch2_data_low	output	8	FIFO 使能时，Lane 2 FIFO 低 8 位数据输出 FIFO 未使能时，Data Lane 2 8 位并行数据输出
fifo_ch3_data_low	output	8	FIFO 使能时，Lane 3 FIFO 低 8 位数据输出 FIFO 未使能时，Data Lane 3 8 位并行数据输出
fifo_ch0_data_high	output	8	FIFO 使能时，Lane 0 FIFO 高 8 位数据输出
fifo_ch1_data_high	output	8	FIFO 使能时，Lane 1 FIFO 高 8 位数据输出
fifo_ch2_data_high	output	8	FIFO 使能时，Lane 2 FIFO 高 8 位数据输出
fifo_ch3_data_high	output	8	FIFO 使能时，Lane 3 FIFO 高 8 位数据输出
fifo_write_rstn	input	1	FIFO 同步写复位，低有效。
fifo_read_rstn	input	1	FIFO 同步读复位，低有效。
fifo_write_enable	input	1	FIFO 写使能，高有效。
fifo_read_16bit_enable	input	1	16 位读 FIFO 模式，高 8 位读使能，高有效。
fifo_read_8bit_enable	input	1	16 位读 FIFO 模式，低 8 位数据使能，高有效； 8 位读 FIFO 模式，数据读使能，高有效。
fifo_read_clk	input	1	FIFO 读时钟
sgcc_byte_16	input	1	FIFO 8 位与 16 位读宽度选择 高电平为 16 位读 FIFO 模式，低电平为 8 位读 FIFO 模式。
PAD			

Preliminary

名称	方向	位宽	功能描述
dn_0	inout	1	MIPI DPHY-RX 模块，Date Lane0 N 端口
dp_0	inout	1	MIPI DPHY-RX 模块，Date Lane0 P 端口
dn_1	inout	1	MIPI DPHY-RX 模块，Date Lane1 N 端口
dp_1	inout	1	MIPI DPHY-RX 模块，Date Lane1 P 端口
dn_2	inout	1	MIPI DPHY-RX 模块，Date Lane2 N 端口
dp_2	inout	1	MIPI DPHY-RX 模块，Date Lane2 P 端口
dn_3	inout	1	MIPI DPHY-RX 模块，Date Lane3 N 端口
dp_3	inout	1	MIPI DPHY-RX 模块，Date Lane3 P 端口
cn	inout	1	MIPI DPHY-RX 模块，Clk Lane N 端口
cp	inout	1	MIPI DPHY-RX 模块，Clk Lane P 端口

Preliminary

3 MIPI DPHY-RX 模块的硬件参数

3.1 HS_RX 接收均衡

表 3-1 HS_RX 接收均衡调整

名称	方向	位宽	功能描述
hsrx_ch0_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 0 接收均衡调整 默认值：2’b11
hsrx_ch1_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 1 接收均衡调整 默认值：2’b11
hsrx_ch2_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 2 接收均衡调整 默认值：2’b11
hsrx_ch3_eqrn	input	2	MIPI DPHY-RX 模块 Data Lane 3 接收均衡调整 默认值：2’b11
hsrx_chc_eqrn	input	2	MIPI DPHY-RX 模块 Clk Lane 接收均衡调整 默认值：2’b11
hsrx_ch0_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 0 接收均衡调整 默认值：1’b1
hsrx_ch1_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 1 接收均衡调整 默认值：1’b1
hsrx_ch2_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 2 接收均衡调整 默认值：1’b1
hsrx_ch3_eqcn	input	1	MIPI DPHY-RX 模块 Data Lane 3 接收均衡调整 默认值：1’b1
hsrx_chc_eqcn	input	1	MIPI DPHY-RX 模块 Clk Lane 接收均衡调整 默认值：1’b1

3.2 HS_RX 接收匹配电阻

表 3-2 HS_RX 接收匹配电阻调整

参数名称	功能描述	默认值
RTERM_CTL_0	MIPI DPHY-RX 模块 Data Lane 0 接收匹配电阻阻值调整 取值范围：4’b0000-4’b1111	4’b1000

Preliminary

参数名称	功能描述	默认值
RTERM_CTL_1	MIPI DPHY-RX 模块 Data Lane 1 接收匹配电阻阻值调整 取值范围：4’b0000-4’b1111	4’b1000
RTERM_CTL_2	MIPI DPHY-RX 模块 Data Lane 2 接收匹配电阻阻值调整 取值范围：4’b0000-4’b1111	4’b1000
RTERM_CTL_3	MIPI DPHY-RX 模块 Data Lane 3 接收匹配电阻阻值调整 取值范围：4’b0000-4’b1111	4’b1000
RTERM_CTL_C	MIPI DPHY-RX 模块 Clk Lane 接收匹配电阻阻值调整 取值范围：4’b0000-4’b1111	4’b1000

3.3 DESKEW

表 3-3 HS_RX 接收 Deskew 调整

名称	方向	位宽	功能描述
hsrx_ch0_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 0 Deskew 调节使能，低电平有效。
hsrx_ch1_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 1 Deskew 调节使能，低电平有效。
hsrx_ch2_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 2 Deskew 调节使能，低电平有效。
hsrx_ch3_deskew_enb	input	1	MIPI DPHY-RX 模块 Data Lane 3 Deskew 调节使能，低电平有效。
hsrx_chc_deskew_enb	input	1	MIPI DPHY-RX 模块 Clk Lane Deskew 调节使能，低电平有效。
hsrx_ch0_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 0 Delay Line 参数
hsrx_ch1_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 1 Delay Line 参数
hsrx_ch2_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 2 Delay Line 参数
hsrx_ch3_deskew_ctl	input	9	MIPI DPHY-RX 模块 Data Lane 3 Delay Line 参数
hsrx_chc_deskew_ctl	input	9	MIPI DPHY-RX 模块 Clk Lane Delay Line 参数

Preliminary

3.4 其它硬件参数

表 3-4 LVCMOS 模式下 MIPI DPHY-RX 模块生效的信号列表

名称	方向	位宽	功能描述
hsrx_ch0_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 0 输入衰减控制 默认值：4’b1000
hsrx_ch1_att_ctlb	input	4	MIPI DPHY-RX 模块 Data Lane 1 输入衰减控制 默认值：4’b1000
hsrx_ch2_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 2 输入衰减控制 默认值：4’b1000
hsrx_ch3_att_ctl	input	4	MIPI DPHY-RX 模块 Data Lane 3 输入衰减控制 默认值：4’b1000
hsrx_chc_att_ctl	input	4	MIPI DPHY-RX 模块 Clk Lane 输入衰减控制 默认值：4’b1000

Preliminary

4 版本信息

日期	版本	修订记录
2022/11/18	0.1	初版本发布
2023/1/13	0.2	删除 MIPI 外电平与功能描述
2023/2/2	0.3	FIFO 复位信号为同步复位信号，hsrx_byteclk_to_fabric 与 lvds_clk_to_gpll 信号存在二选一限制
2023/2/15	1.0	首次发布正式版本

Preliminary

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。